SK海力士拟2028年量产High NA EUV DRAM

驱动中国9月11日消息，SK海力士日前对外披露了其下一代存储芯片制造技术路线图，计划在2028年前后将High NA EUV（高数值孔径极紫外光刻）技术正式应用于DRAM内存的量产流程。这一时间表意味着这家韩国存储巨头正试图在先进光刻工艺的竞赛中，为内存芯片的持续微缩找到新的突破口。

High NA EUV被视为当前EUV光刻技术的下一代演进方向，其数值孔径从标准EUV的0.33提升至0.55，能够在单一曝光步骤中实现更精细的图形分辨率，从而减少多重曝光带来的成本与工艺复杂度。对于逻辑芯片制造商而言，High NA EUV已被纳入2纳米及以下制程的关键工具清单，而SK海力士此番明确将其引入DRAM生产，则进一步拓宽了该技术的应用边界。

DRAM芯片的制程微缩近年来明显放缓，传统氟化氩浸没式光刻配合多重图案化技术已逼近物理极限，而标准EUV虽已用于部分先进DRAM层，但其分辨率与成本效益仍难以支撑更激进的单元尺寸缩减。SK海力士认为，High NA EUV能够以更少的工序实现更小的存储单元图形，从而在提升位密度、降低单位成本的同时，维持芯片性能与功耗的平衡。

按照SK海力士的规划，2028年将是High NA EUV技术从研发验证走向量产的关键节点。在此之前，公司需要完成光刻胶材料、掩膜版、量测设备以及配套工艺的全面适配，并与荷兰ASML等设备供应商展开深度协同。ASML目前是全球唯一能够交付High NA EUV光刻机的厂商，其EXE:5000系列机型已开始向部分客户出货，但产能爬坡与工艺成熟仍需数年时间。

从行业格局来看，SK海力士在DRAM领域的主要竞争对手三星电子与美光科技同样在评估High NA EUV的引入时机。三星此前已在部分先进逻辑制程中采用High NA EUV进行试产，而美光则倾向于在1γ纳米及更先进节点上逐步导入新光刻方案。SK海力士率先公布明确的DRAM量产时间表，有望在下一代内存产品的能效比与制造成本上建立先发优势。

值得注意的是，High NA EUV设备的单台售价高达数亿欧元，且运行维护成本远高于现有EUV系统。对于DRAM这类对成本极度敏感的存储产品而言，如何在高昂的设备投入与规模化量产的经济性之间找到平衡点，将是SK海力士未来几年必须解决的现实课题。公司方面表示，将通过优化光刻胶配方、改进掩膜版设计以及提升设备利用率来摊薄初期成本。

业内分析人士指出，DRAM制程向High NA EUV迁移的意义不仅限于存储芯片本身。随着人工智能加速器、高性能计算对内存带宽与容量的需求持续攀升，更先进的DRAM工艺将直接关系到整个计算生态的演进速度。SK海力士若能在2028年如期实现量产，将为其在高带宽内存（HBM）等高端产品线上的竞争力提供坚实的制造基础。

目前，SK海力士尚未透露High NA EUV具体将应用于哪一代DRAM节点，也未公布与ASML之间的采购协议细节。但可以预见的是，围绕下一代光刻技术的争夺，正在从逻辑芯片领域向存储芯片领域全面延伸，而这场技术升级的最终受益者，将是那些在工艺创新与量产执行力上同时具备深厚积累的厂商。